Matangazo ya Uuzaji wa Skrini Mahiri ya DWIN ya T5L
F-mfululizo wa COF mahiri wa LCMs zitatolewa kwa wingi hivi karibuni
Skrini ya COF ya inchi 4.0
Skrini ya COF ya inchi 5.0
Skrini ya COF ya inchi 7.0
Mifano ya kwanza inayozalishwa kwa wingi
Mfano | Ukubwa wa skrini (inchi) | Azimio (pixel) | Bei ya marejeleo (13% ya VAT imejumuishwa) | Maoni | ||
WN | WTR | WTC | ||||
DMG32240F028_01W | 2.8 | 320*240 | 45 | 50 | \ | Pembe ya kutazama pana |
DMG48320F035_01W | 3.5 | 480*320 | 70 | \ | 95 | IPS.Mwonekano mbadala wa rangi nyeupe au nyeusi iliyounganishwa.TP nyeusi iliyounganishwa kikamilifu kwa skrini ya WTC. |
DMG48480F040_01W | 4.0 | 480*480 | 68 | \ | 98 | IPS.Mwonekano mbadala wa rangi nyeupe au nyeusi iliyounganishwa.TP nyeusi iliyounganishwa kikamilifu kwa skrini ya WTC. |
DMG48270F043_01W | 4.3 | 480*272 | 59 | 65 | \ | Pembe ya kawaida ya kutazama |
DMG80480F043_01W | 4.3 | 480*800 | 68 | \ | 95 | IPS.Mwonekano mbadala wa rangi nyeupe au nyeusi iliyounganishwa.TP nyeusi iliyounganishwa kikamilifu kwa skrini ya WTC. |
DMG85480F050_01W | 5.0 | 480*854 | 76 | \ | 110 | IPS.Mwonekano mbadala wa rangi nyeupe au nyeusi iliyounganishwa.TP nyeusi iliyounganishwa kikamilifu kwa skrini ya WTC. |
DMG80480F070_01W | 7.0 | 800*480 | 95 | 105 | \ | Pembe ya kawaida ya kutazama |
Skrini za mfululizo wa F hutumia kiolesura cha FPC cha 50Pin 0.5mm kwa upande wa mtumiaji.
Ufafanuzi wa interface ni kama ifuatavyo.
Bandika | Ufafanuzi | I/O | Maelezo |
1 | +5V | I | Pembejeo ya usambazaji wa nguvu, DC3.6-5.5V. |
2 | +5V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 pembejeo ADCs.Azimio la 12-bit.0-3.3V voltage ya pembejeo. Kiwango cha sampuli za data ya kituo kimoja ni 16KHz na data ya AD1, AD3, AD5 na AD7 hupitishwa kwenye msingi wa OS kwa wakati halisi kupitia UART3.Vituo 4 vinaweza kutumika sambamba ili kuongeza kiwango cha sampuli hadi 64KSPS.Thamani za 64SPS 16bit AD zinaweza kupatikana kwa kuchukua sampuli nyingi. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD1 | I | |
11 | +3.3 | O | Pato la 3.3V, mzigo wa juu wa 150mA. |
12 | SPK | O | Buzzer au spika ya nje. |
13 | SD_CD | IO | Kiolesura cha SD/SDHC. |
14 | SD_CK | O | |
15 | SD_D3 | IO | |
16 | SD_D2 | IO | |
17 | SD_D1 | IO | |
18 | SD_D0 | IO | |
19 | PWM0 | O | 2 16-bit PWM pato. Msingi wa Mfumo wa Uendeshaji unaweza kudhibitiwa kwa wakati halisi kupitia UART3 kwa muda wa chini wa kusasisha wa 32μs. |
20 | PWM1 | O | |
21 | P3.3 | IO | |
22 | P3.2 | IO | |
23 | P3.1/EX1 | IO | Inaweza kutumika kama pembejeo 1 ya kukatiza nje kwa wakati mmoja, na inaauni kiwango cha chini cha voltage au modi za kukatiza za ukingo unaofuata. |
24 | P3.0/EX0 | IO | Inaweza kutumika kama uingizaji wa nje wa kukatiza 0 kwa wakati mmoja, na inaauni kiwango cha chini cha voltage au modi za kukatiza za ukingo unaofuata. |
25 | P2.7 | IO | |
26 | P2.6 | IO | |
27 | P2.5 | IO | |
28 | P2.4 | IO | |
29 | P2.3 | IO | |
30 | P2.2 | IO | |
31 | P2.1 | IO | |
32 | P2.0 | IO | |
33 | P1.7 | IO | |
34 | P1.6 | IO | |
35 | P1.5 | IO | |
36 | P1.4 | IO | |
37 | P1.3 | IO | |
38 | P1.2 | IO | |
39 | P1.1 | IO | |
40 | P1.0 | IO | |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | IO | |
46 | P0.1 | IO | |
47 | CAN_TX | O | INAWEZA |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 |
50 | UART2_RXD | I |
Suluhisho la Onyesho la Kiolesura cha Ubora wa Juu la DWIN Imetolewa
Faida za suluhisho la DWIN
Muda wa kutuma: Nov-12-2021